DIALOG(R) File~345: Inpadoc/Fam. &~Legal~Stat

(c) 2002 EPO. All rts. reserv.

9688315

Basic Patent (No, Kind, Date): JP 3019340 A2 910128 < No. of Patents: 002>

MANUFACTURE OF SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): KUNII MASABUMI

IPC: *H01L-021/31; C23C-016/44; C23C-016/52; H01L-021/205; H01L-021/84

CA Abstract No: 115(08)083540T Derwent WPI Acc No: C 91-069992 JAPIO Reference No: 150139E000132 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3019340 A2 910128 JP 89154010 A 890616 (BASIC)

JP 2751420 B2 980518 JP 89154010 A 890616

Priority Data (No,Kind,Date): JP 89154010 A 890616

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03356440 **Image available**

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

03-019340 [JP 3019340 A]

PUBLISHED:

January 28, 1991 (19910128)

INVENTOR(s): KUNII MASABUMI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

01-154010 [JP 89154010]

FILED:

June 16, 1989 (19890616)

INTL CLASS:

[5] H01L-021/31; C23C-016/44; C23C-016/52; H01L-021/205;

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 12.6 (METALS --

Surface Treatment)

JAPIO KEYWORD:R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R100 (ELECTRONIC MATERIALS -- Ion Implantation);

R131 (INFORMATION PROCESSING -- Microcomputers &

Microprocessers)

JOURNAL:

Section: E, Section No. 1053, Vol. 15, No. 139, Pg. 132,

April 09, 1991 (19910409)

ABSTRACT

PURPOSE: To make it possible to form a high-efficiency TFT at a high throughput using a low-temperature process by a method wherein in a method of forming an insulating film on the surface of a semiconductor by a chemical vapor growth method, the concentration of diluent gas, such as helium, neon, argon and xenon gases or the like, is changed to a film-forming time.

CONSTITUTION: An SiO(sub 2) thin film 203 which is used as a gate insulating film is formed on a polycrystalline silicon thin film 202 made to perform a solid phase growth. In case a PCVD method is used for the film formation of the SiO(sub 2) thin film 203, inert gas, such as He gas or the like, is added to the mixed gas of SiH(sub 4) gas and N(sub 2)O gas for reducing damage to the film 203. In the PCVD method, in case He gas is used diluent gas in the gas flow rate ratio of low-temperature gas, the flow rate of the He gas is changed to a film-forming time. When the flow rate of the He gas is changed, the He gas is brought into a state that its amount dilution is large in the vicinity of an Si/SiO(sub 2) interface, that though the damage to the film 203 is very small, the film formation progresses in a state that a film forming speed is slow and as the film formation becomes more distant from the Si/SiO(sub 2) interface, the film-forming speed becomes first. By adopting such a film-forming method, a good Si/SiO(sub 2) interface is realized as the film-forming time is kept short.

訂正有り

19日本国特許庁(JP)

① 特許出 随 公開

②公開特許公報(A) 平3-19340

®Int. Cl. ³

r

識別記号

庁内整理番号

❸公開 平成3年(1991)1月28日

H 01 L 21/31 C 23 C 16/44 16/52 H 01 L 21/205 21/84 6940-5F 8722-4K 8722-4K 7739-5F 7739-5F

審査請求 未請求 請求項の数 1 (全5頁)

◎発明の名称 半導体装置の製造方法

②特 頤 平1-154010

Z

②出 願 平1(1989)6月16日

⑩発 明 者 国 井

正 文

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

の出 願 人 セイコーエプソン株式

16 70 AU

A-1

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎 外1名

明 相 書

1. 発明の名称

半導体装置の製造方法

2. 特許額求の範囲

半導体表面に絶縁膜を化学気相成長接で成膜する方法において、 ヘリウム、 ネオン、 アルゴン、キセノン等の希釈ガス消度を成膜時間に対して変化させることを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は半導体装置の製造方法に関する。

[従来の技術]

近年、大型で高解像度の液晶表示パネル、高速で高解像度の密着型イメージセンサ、三次元 代表 で あり 変現に向けて、 ガラス、 石英等の絶縁性 非晶質 暦上に、 路性 節な 半導体 素子を形成する試みが いて は、 の で 、 物に 大型の液晶表示パネル等に於いて は、 低コストの要求を満たすため、 安値 な低酸 点 ガラス

上に再膜トランジスタ(TFT)を形成することが必須の要求になりつつある。 従来は、低酸点ガラス基板上に形成するTFTのケート絶縁膜に、Journal of Vacuum Science & Technology Vol.8 6(2) p.517 (1988)、 Journal of Applied Physics Vol.60、p.3136 (1986) 等に見られるようにプラズマ気相成長法(PCVD)を用いたもの、

Applied Physics Letters Vol.58(17) p.1187 (1987)等にみられるように減圧化学気相成長法 (LPCVD) を用いたもの、Blectronics Letters Vol.24(3) p.172 (1988)、Japanese Journal of Applied Physics Vol.28(6) p.805,835. L 908 (1988) 等にみられるように光化学気相成長法を用いたもの、 Japanese Journal of Applied Physics Vol.22(4) p.L210 (1983)等にみられるようにBCRプラズマ気相成長法を用いたもの等があり、いずれも低温成膜法で作製したSiOz海膜を用いてきた。

[発明が解決しようとする課題]

しかし、TFTのゲート酸化膜の形成を低温(

< 800℃)で行なう場合、 高温酸化法で形成したゲート機嫌減と比較すると膜質が劣り、 高性能のTFTが実現できないという問題点が、った。</p>

低温で成膜したゲート絶縁膜の膜質が劣る理由は、ゲート絶縁膜中の残留ストレス、ダングリングボンド、不純物等に起因する欠陥準位が半導体/ゲート絶縁膜界面に存在し、空乏層が広がらないことによる。このため、従来の低温域膜法で形成したTPTでは高性能化が難しかった。この問題を解決するため、Journal of Applied Physics Vol.80、p.3138 (1986)等に示すように、PCVD法でSiOzを成膜する際にHeガスを希釈ガスに用いる方法が知られている。この方法によればPCVD成膜時のブラズマダメージを著しく低減でき、高品質のゲート酸化膜を成膜できる。しかし、この方法では大流量のHeで希釈する必要があり、成膜速度が小さく、成膜時間が長くかかるという問題点があった。

本発明は以上の問題点を解決するもので、 その 目的は低温プロセスを用いて高性能のTPTを高

れておらず結晶成長の核が全く存在しないことが 望ましい。 減圧化学気相成長法(LPCVD)の 場合は、成膜温度がなるべく低くて、成膜速度が 早い条件が適している。 シランガス(SiH4)を 用いる場合は500℃~560℃程度、 ジシラン ガス (SiュH・) を用いる場合は300℃~50 0℃程度の成展温度で分解堆積が可能である。 ト リシランガス(SiョHa)は分解温度がより低い。 成膜温度を高くすると堆積した質が多結晶になる ので、Siイオン注入によって一旦非品質化する 方法もある。プラズマ化学気相成長法(PCVD) の場合は、基板温度が500℃以下でも成膜でき る。また、皮膜遺前に水煮プラズマあるいはアル ゴンプラズマ処理を行えば、 基板表面の着浄化と 成蹊を遠鏡的に行うことができる。 光励起CVD 法の場合も500℃以下の低温成膜及び基板表面 の清浄化と成膜を連続的に行うことができる点で 効果的である。 電子ピーム 薫 法などのような高 真空蒸着法の場合は裏がポーラスであるた に大 気中の酸素を膜中に取り込み易く、 結晶成長の妨

いスループットで作製することにある。

[課題を解決するための手段]

本発明の半導体装置の製造方法は、半導体表面に絶縁膜を化学気相成長法で成膜する方法において、ヘリウム、ネオン、アルゴン、キセノン等の希訳ガス濃度を成膜時間に対して変化させることを特徴とする。

[寒旌併]

まず石英基板あるいはガラス基板上に非晶質半導体の例に非晶質シリコンを用いて説明する。 尚基板には SiOz で覆われた Si基板を用いることもある。石英基板あるいは SiOz で覆われた Si基板を用いる場合は 1200での高温プロセスにも耐えることができるが、 ガラス基板を用いる場合は ないために約600で以下の低温プロセスにも耐えるとができるが、 ガラス基板を用いる場合では 大に割限される。以下、 第2回(a)に従って説明する。 はじめに非晶質絶縁基板 201上に非晶質シリコン薄膜 202 は一様で、 微小な結晶子は含ま

げとなる。 このことを効ぐために、 真空雰囲気から取り出す前に300℃~500℃程度の低温熱 処理を行い膜を緻密化させることが有効である。

以上のようにして作製した半導体無限において、半導体薄膜を固相成長させるアニール工程を行うことがTFTの高性能化には望ましい。固相成長方法は、石英管による炉アニールが便利である。アニール雰囲気としては、 窓索ガス、 水煮ガス、アルゴンガス、 ヘリウムガスなどを用いる。 1×10-*から1×10-1*Torrの高度空雰囲気には、 およそ500℃~700℃とする。 低温アニールでは選択的に、 結晶成長の活性化エネルギーの小さな結晶方位を持つ結晶粒のみが成長する。

固相成長させたシリコン将膜上にゲート絶録膜となるS102科膜を200~1500人成膜する。 PCVD法をS102の成膜に用いる場合は、S1H4と亜酸化塩素ガス(N2O)の混合ガスを用いる。膜のダメージが低減するために、S1H4、N2Oの混合ガスにHeなどの不活性ガス加える。不

活性ガスの内でも原子量の最も小さいHeがブラ ズマダメージも長も少なくなるので望ましい。 ゲ ート絶縁度にSiの窓化膜を用いる場合にはSi H. 盗未ガス(Nz)またはアンモニアガス(N Hょ) の混合ガス、 これに加えて希釈ガスにHe等 の不活性ガスを用いる。 光CVDではSiH4の代 わりにSiァH*、SiァH*ガス等を用いる。PC VDでは、成膜ガスのガス流量比はHeを希訳ガ スに使う場合、初期状態でSiHィ/NaO/He = 1 / 1 2 5 / 4 0 0 0 であり、これを第 1 図に 示すような曲線に従ってHeガスの流量を成膜時 間で変化させる。 滋量の制御はマスフローコント ローラをマイクロコンピュータで制御することに よって行った。 基板温度は50~650℃ RF パワーは10~40mW/cm2の範囲が望ましい。 第1図に示すようにHeの流量を変化させると、 Si/SiO2界面付近ではHeは希釈量の大きい 状態、即ち膜のダメージは極めて小さいが成膜速 度は遅い状態で裏形成が進み、Si/SiO2界面 から離れるにしたがって、 成設速度は速くなる。

な透明性導電膜などを用いることができる。 成膜 方法としては、 C V D 法、 スパッタ法、 真空 蓋着 法、 等の方法があるが、 ここでの詳しい説明は管 略する。

親いて第2図(e)に示されるように、 層間絶縁戦208を積層する。 政暦間絶縁闘材料として

この様な成態方法を採用することによって、成度時間を短く保ったまま良好なSi/SiOz外面を実現することができ。約10分間の成蹊時間で800~1000人のSiOzが形成される。この様にして成蹊したSiOz腰を実空中、または不活性ガス中で300~500での過度で熱処理を行うと膜が顕複化するので望ましい。

本発明を用いて作製した多結品シリコン等限を、 薄膜トランジスタに応用した例を第2回にしたがって説明する。多結晶シリコン等限基板を第2回 (a)に示す。201は地縁基板、202は多結 品シリコン薄膜である。203は上述の方法で作 製したゲート地縁膜のSiO₂である。次に前むシ リコン薄膜をフォトリソグラフィ法によりパタニ ングして第2回(b)に示すように多状にする。

次に第2回(c)に示されるように、ゲート電極204を形成する。 鉄ゲート電極材料としては多結晶シリコン等跳、あるいはモリブデンシリサイド、あるいはアルミニウムやクロムなどのような金属膜、あるいはITOやSnOzなどのよう

は、酸化膜あるいは窓化膜などを用いる。 絶縁性が良好ならば膜厚はいくらでもよいが、数千人から数μm程度が替過である。 窓化膜の形成方法としては、 LPCVD 法あるいはブラズマCVD 法などが簡単である。 反応には、 アンモニアガスとシランガスと窒素ガスとの混合ガスなどを用いる。

ここで、水素プラズマ法、あるいは水果イオン 注入法、あるいはプラズマ遠化膜からの水素の拡 散法などの方法で水素イオンを導入すると。 ゲート酸化膜界面などに存在するダングリングボンド などの欠陥が終端化される。 この様な水素化工程 は、 層間絶縁膜208を積層する前におこなって もよい。

次に第2図(ま)に示すように、前記層間絶縁 膜及びゲート絶縁膜にコンタクトホールを形成し、 コンタクト電極を形成しソース電極209および ドレイン電極210とする。 鉄ソース電極及びド レイン電極は、アルミニウムなどの金属材料で形 成する。このようにして薄膜トランジスタが形成

特閒平3-19340(4)

される.

[発明の効果]

本発明によって得られた大粒径多結晶シリコン 薄膜を用いて薄膜トランジスタを作成すると、 優れた特性が得られる。 従来に比べて、 薄膜トラン ジスタの O N 電流は増大し O F F 電流は小さくな る。 またスレッシホルド電圧も小さくなりトラン ジスタ特性が大きく改善される。

非高質絶録基板上に優れた特性の薄膜トランジスタを作製することが可能となるので、ドライバー回路を同一基板上に集積したアクティブマトリクス基板に応用した場合にも十分な高速動作が突現される。さらに、電流電圧の低波、消費電波の低減、信頼性の向上に対して大きな効果がある。また、600℃以下の低温プロセスによる作製も可能なので、アクティブマトリクス基板の低価格で及び大面積化に対してもその効果は大きい。

本売明を、光電変換案子とその走査回路を同一 チップ内に集積した密着型イメージセンサに応用 した場合には、読み取り速度の高速化、高解像度

三次元デバイスのようなSOI技術を利用した素子に対しても、本発明を応用することができる。

4. 図面の簡単な説明

第1回は本発明におけるHeガス流量の反膜時間に対する変化を示す回。

第2回は本発明による薄膜トランジスタの製造 工程を示す図。

202------ 多結晶シリコン得膜

203………ゲート絶録賞

204……ゲート覚征

205 --- --- ソース 領域

208-----ドレイン領域

207 イオンピーム

208 --- --- 層間絶録膜


209----ソース電笛

210………ドレイン電極

化、さらに階級をとる場合に非常に大きな効果を うみだす。 高解像度化が達成されるとカラー競み 取り用密着型イメージセンサへの応知。 おおろん電源性圧の低減、 消費電流の低減、 信頼性の向上に対してもその効果は大きをでは を選ばしてもその効果は大きをで、 を選ばずロセスによって作製することがで可能とない。 り、 一本のチップでA4サイズあるいはA3サイズ り、 一本のチップで2リ用の読み取り装置をの 現できる。 従って、 センサチップの二本継ぎのよ うな手数がかかり侵額性の悪い技術を回避することができ、実験歩

石英基板やガラス基板だけではなく、サファイア基板(AlzOs)あるいはMgO、AlzOs、BP、CaFz等の結晶性絶縁基板も用いることができる。

以上薄膜トランジスタを例として説明したが、 パイポーラトランジスタあるいはヘテロ接合パイポーラトランジスタなど薄膜を利用した素子に対 しても、本発明を応用することができる。 また、



第 1 図

特別平3-19340(5)

